다운로드
다운로드

매뉴얼, 데이터 시트, 소프트웨어 등을 다운로드할 수 있습니다.

다운로드 유형
모델 또는 키워드

DDR5 메모리 인터페이스에
효율적인 검증 및 디버깅

메모리 기술이 빠르게 발전하고 있는데, 측정 도구가 따라갈 수 있습니까?

5G는 빠르게 개발되고 있으며, 증강 현실과 인공 지능부터 클라우드 컴퓨팅 및 IoT까지 여러 가지 흥미로운 기술의 성장을 주도하고 있습니다. 해당 데이터를 모두 어딘가에 저장하고 그 어느 때보다 더 빠르게 액세스해야 합니다. 즉, DDR5 같은 기술이 여느 때보다 더 중요해졌습니다. DDR5는 대역폭과 밀도, 채널 효율성을 향상시킵니다. 하지만, 데이터 전송률이 더 높고 신호 속도가 더 빠르다는 것은 신호 무결성의 가능성을 확장하고 컴플라이언스, 디버깅 및 검증에 대한 고성능의 측정 기능이 요구되는 복잡한 설계임을 뜻합니다.

Tektronix TekExpress DDR5 송신기 솔루션은 JEDEC에서 정의한 50여 개의 전기/타이밍 측정을 충족하도록 DDR5 설계를 신속하고 효율적이며 안정적으로 검증 및 디버그할 수 있는 자동화된 시스템 레벨 테스트 애플리케이션입니다.

DFE 분석

ISI(기호 간 간섭)가 있는 상태에서는 최고의 DDR3/4 디버깅 툴을 사용하는 것만으로는 DDR5 설계를 테스트하기가 쉽지 않습니다. 텍트로닉스의 DDR5 시스템 레벨 컴플라이언스 소프트웨어는 다음과 같은 차세대 DDR에서 나타나는 문제를 해결할 수 있는 여러 가지 자동화된 툴을 제공합니다.

  • 버스티(Bursty) DDR5 트래픽에서 쓰기 데이터 아이 측정 시 Rx DFE 평준화 지원
  • JEDEC에서 정의한 50여 가지의 DDR5 전기/타이밍 파라미터에 자동화된 측정 기능 제공
  • 읽기/쓰기 버스트(Burst) 사이를 일관되고 안정적으로 차별화할 수 있는 새로운 알고리즘
  • 테스트 시간을 줄여 주고 제품의 시장 출시 기간을 단축해 주는 향상된 자동화 기능을 갖춘 새로운 컴플라이언스 애플리케이션 아키텍처
DDR5 DFE Analysis
DDR5 Debug

디버깅 및 검증

TekExpress DDR5 송신기 솔루션은 사용자와 함께 제어해야 하는 위치에 제어 기능을 배치합니다. 사용자 지정형 획득 모드를 이용하면 샘플링 속도, 레코드 길이, 대역폭 같은 스코프 설정을 사용자가 지정하여 DDR5 JEDEC 컴플라이언스 측정 작업을 실행할 수 있습니다.

텍트로닉스의 독립 실행형 DDR5 DFE 애플리케이션은 DFE 게인(gain)과 4개의 탭 값을 완전히 제어합니다. 이를 통해 JEDEC에서 정의하거나 규제하지 않는 자체 내부 테스트 계획을 실행할 수 있습니다. 또한 측정값의 상관관계를 시뮬레이션하여 시뮬레이션 모델을 미세하게 조정하고 4개의 탭과 게인 값을 변경해 가상 분석을 수행할 수 있습니다.

SDLA

DDR5 설계를 디임베딩(de-embedding)하는 경우, S-파라미터를 검증하는 일이 주된 관심사인 경우가 많습니다. 패시브 확인, 포트 할당 및 플로팅 기능이 향상된 SDLA(시리얼 데이터 링크 분석)는 S-파라미터 파일 검증 성능을 향상시켜 줄 뿐만 아니라 유연성을 개선하고 시간을 절약하며 제외 프로세스에 대한 신뢰도를 높여 줍니다. 전체 프로세스를 완료해 결과를 확인하려면 다른 디버그 소프트웨어 툴이 필요합니다. TekExpress DDR5 송신기 솔루션을 사용하면 초기 단계에서 문제를 감지해 더욱 효율적으로 설계를 디버그하며 최적화할 수 있습니다. 또한 SDLA 기능은 DFE 분석에도 유용할 수 있습니다.

자세한 내용은 여기에서 SDLA 앱 노트를 확인하십시오.

SDLA Analysis